侵權投訴

控制電源啟動及關斷時序

2019-08-26 10:33 ? 次閱讀

微處理器、FPGADSP模數轉換器 (ADC) 和片上系統 (SoC) 器件一般需要多個電壓軌才能運行。為防止出現定、總線爭用問題和高涌流,設計人員需要按特定順序啟動和關斷這些電源軌。此過程稱為電源時序控制或電源定序,目前有許多解決方案可以有效實現定序。

此外,為有效進行升壓和關斷而應運而生的各種電源定序器、監視器和監控器還采用了電壓和電流水平監控技術來計算功率水平,目的是保護復雜的集成電路和子組件。

本文將詳細介紹電源定序,探討電源定序規范和技術,以及如何使用電源定序器來實現指定的電源軌定時及定序。

為什么要關注電源定序?

FPGA 及類似的復雜集成電路 (IC) 可在內部分解成多個功率域。在啟動或關斷器件時,此類 IC 大多需要特定的順序。例如,FPGA 通常需要分別為內核邏輯、I/O 和輔助電路上電。

其內核通常包括 FPGA 的處理器和基本邏輯單元。該功率域具有低電壓、高電流功率規范特征。由于電壓極低,因此其對精度要求極高,而由于數字負載的動態特性,瞬態性能必須非常出色。I/O 代表 FPGA 的各種輸入和輸出。電壓要求取決于接口類型。一般來說,其電壓電平需大于內核的電壓電平。電流要求則取決于 I/O 的類型、數量和速度。

輔助電路包括 FPGA 中的噪聲敏感型模擬電路,例如鎖相環 (PLL) 和其他模擬電路元件。雖然電流要求相當低,但紋波電壓是個大問題,必須最大程度地降低紋波電壓。模擬部分的紋波可能會導致 PLL 出現過大抖動和相位噪聲,還可能導致放大器出現雜散響應。

以錯誤順序啟動各功率域的電源可能會引起問題,并可能導致 FPGA 受損。需要考慮的是,I/O 部分基于三態總線收發數據,而內核負責處理 I/O 控制。如果 I/O 功率域在內核之前上電,則 I/O 引腳會以不確定狀態結束。如果外部總線組件上電,則可能存在總線爭用問題,導致 I/O 驅動器出現高電流。因此,內核應在 I/O 功率域之前啟動。請務必查閱供應商的 FPGA 規范,了解推薦的電源啟動和關斷順序以及電源軌之間的最大差分電壓。

同樣,功率運算放大器等器件擁有兩個功率域:模擬域和數字域。數字域為放大器的診斷狀態標記提供電源,識別過熱和過流狀態。此外,數字域還支持放大器的使能/關斷功能。該器件規格要求,數字域應在模擬電源之前上電,以便這些狀態標記在模擬域上電之前能夠正常運行。這樣做的目的是防止可能對器件造成損壞。

電源定序方法

通常有三種類型的多軌定序(圖 1)。最常用的方法是順序定序,這種方法是先接通一個電源軌,然后延時,然后再接通下一個電源軌。設置延時的目的是確保第一個電源軌在第二個電源軌啟動之前達到穩壓。

圖 1:三種電源定序技術。不論采用哪種技術,電壓均須以單調方式上升。否則,器件可能會因啟動期間電壓意外下降而無法正確初始化。(圖片來源:Digi-Key Electronics)

第二種定序技術是比率定序。在該技術中,電源軌會同時啟動并同時達到各自的額定電壓。這就需要電源軌上升時間與電源軌電壓成正比,才能同時實現穩壓。

有些器件可能無法承受達到穩壓之前發生的瞬時電壓差。而這可能導致器件在此期間在一個電源上消耗更高的電流。

第三種方法是同時啟動,這種方法可以最大限度地減少瞬時電壓差,并且可以減少這些壓力的規模和周期。實施這種方法的一種常見方式是同時上電,即:電壓軌以相同速率一起上升,較高的電壓軌(通常是 I/O 電壓軌)在較低電壓軌或內核電壓軌達到其最終值后繼續上升。

不論采用哪種技術,電壓均須以單調方式上升。否則,器件可能會因啟動期間電壓意外下降而無法正確初始化。

另外,可以使用軟啟動來限制啟動期間的涌流。這種做法可以限制啟動期間的電流,從而允許啟動時逐漸對電源軌電容進行充電。

電源關斷順序通常被指定成與啟動順序相反。

選擇使用何種啟動或關斷技術應取決于器件的規格。

電源定序示例

同時啟動相對容易設置。您需要將最高電壓輸出連接到較低電壓穩壓器的輸入上(圖 2)。

圖 2:通過以菊花鏈方式連接穩壓器可以實現 5 V 電源和 3.3 V 電源的同時啟動。(圖片來源:Digi-Key Electronics)

在本示例中,較高電壓是 5 V 電源。這個 5 V 電壓也饋入 3.3 V 穩壓器。圖中顯示的是 5 V 和 3.3 V 電源同時上升且最小壓差達到 3.3 V 電源穩壓點時的電壓輸出。

該定序技術最好使用定序器集成電路(如?Texas Instruments?的?LM3880)來實現。LM3880 是一款簡單的電源定序器,可通過穩壓器或電源的使能輸入來控制多個獨立的穩壓器或電源。

當 LM3880 啟動時,三個輸出標志將在各個延遲時間后依次釋放,從而允許連接的電源進行啟動。在關斷期間,輸出標志將遵循相反的順序。下圖是一個使用 LM3880 的設計實例,采用 Texas Instruments 的?WEBENCH Power Designer?軟件設計而成(圖 3)。這款免費軟件工具不僅能幫助工程師設計與電源相關的電路,而且還能提供示意圖、材料清單及模擬結果。該圖顯示了示意圖、圖表、使能以及三個標志輸出。

LM3880 的延遲時間和次序是固定不變的,但可通過內置的 EPROM 在工廠進行定制。此外,Texas Instruments 還為?LM3881?定序器提供了電容器可編程延遲功能。

圖 3:Texas Instruments 的 WEBENCH Power Designer 軟件屏幕截圖顯示了 LM3880 設計示意圖以及用于控制外部穩壓器或電源的使能輸入及輸出標志圖表。(圖片來源:Digi-Key Electronics)

Analog Devices?的?LTC2937?定序器/電壓監控器是一款稍微復雜的電源控制器件。與 LM3880 一樣,LTC2937 可以控制多達六個電源或穩壓器的時序和時間延遲(圖 4)。

圖 4:LTC2937 最多可以控制六個電源時序,同時還可以監控電源軌電壓。通過一根電線可以同步多個器件,最多可控制 300 個電源。(圖片來源:Analog Devices)

除了最多可對六個電源軌進行定序外,這款定序器還可以監控這些電源軌上的電壓,進而過壓、欠壓、壓降及失控電源啟動檢測。如果發生故障,您可以對該器件進行編程以關斷或重啟電源。錯誤情況將會記錄到內部的 EEPROM 中。LTC2937 可通過 I2C 或 SMBus 進行編程和控制。其編程可借助 Analog Devices 的?LTpowerPlay?GUI 軟件進行。EEPROM 支持自主運行且無需軟件。若系統需要六個以上電源軌,只需將多個 LTC2937 鏈接在一起,即可控制多達 300 個電源。

對于復雜的多核處理器、FPGA 以及其他 SOC 器件,Texas Instruments 提供了?TPS650860?可配置多軌電源管理單元。這款單 IC、輸入電壓范圍 5.6 V - 21 V 的電源管理單元包含三個降壓控制器、三個降壓轉換器、一個灌入或拉出低壓差 (LDO) 線性穩壓器、三個低壓輸入 LDO、穩壓器和三個負載開關(圖 5)。

圖 5:Texas Instruments 的 TPS650860 功能框圖顯示了 13 個時序完全受控的穩壓輸出。(圖片來源:Texas Instruments)

該器件具有 13個穩壓輸出,可滿足 FPGA 或其他負載器件的需求。

其降壓轉換器含內置功率級,而降壓控制器則需要外部功率級。無論是轉換器,還是控制器,均集成了電壓感應輸入來監控電源輸出,從而實現定序控制。其負載開關含有壓擺率控制,可以針對三種定序類型(順序、比率或同時)的任意一種對與這些開關有關的電源軌進行編程。

TPS650860 經由 I2C 接口進行控制,因此可通過嵌入式控制器或相關 SoC 管理器實現簡單的控制。這種電源管理 IC 具有領先的控制靈活性。

總結

有多種方法可以控制電源啟動或關斷的順序,既有非常簡單的方法,也有極其復雜的方法。這些方法在電源軌控制數量、精度、控制功能范圍以及成本方面都不盡相同。

收藏 人收藏
分享:

評論

相關推薦

如何進行時序收斂,即如何確保生成的內核工作在2.5GHz

嗨, 我正在使用coregen的火箭IO GTP收發器向導來生成基于自定義協議的核心。 Device Virtex5 LXT。 暫時沒有完整的...
發表于 06-03 11:24 ? 73次 閱讀
如何進行時序收斂,即如何確保生成的內核工作在2.5GHz

誰用過LTS166QQ-FOF_V0.6液晶?

請問誰用過LTS166QQ-FOF_V0.6液晶來做東西啊?誰有它的資料啊?急需一份,有的請發我一下,謝謝哦~~~ 它的引腳圖...
發表于 05-29 04:11 ? 10次 閱讀
誰用過LTS166QQ-FOF_V0.6液晶?

設計中有很多保持時序問題怎么解決

嗨,大家好, 由于時鐘偏差,我的設計中有很多保持時序問題。 我已經確定我的設計中的時鐘路徑非常復雜。 生成的時鐘數量在40...
發表于 05-19 07:39 ? 39次 閱讀
設計中有很多保持時序問題怎么解決

請問這個數字濾波器要怎么用

請問這數字濾波器要怎么用?這個時序怎么理解? ...
發表于 05-16 21:56 ? 193次 閱讀
請問這個數字濾波器要怎么用

求教FPGA時序約束問題與輸入信號以及PLL輸出Slack為負該如何解決?

Critical Warning: No exact pin location assignment(s) for 77 pins of 80 total pins        Info: ...
發表于 04-29 16:23 ? 351次 閱讀
求教FPGA時序約束問題與輸入信號以及PLL輸出Slack為負該如何解決?

怎么通過時序約束來改進UCF

大家好,我想通過添加時序約束(OFFSET IN& OFFSET OUT)來改進我的UCF。 實際上在我的TOP級模塊中...
發表于 04-15 10:24 ? 59次 閱讀
怎么通過時序約束來改進UCF

時序分析中的錯誤時鐘包裝器

大家好,我需要你的幫助。 我使用acctuellement XSG來實現DS5203中的系統。 當我在執行以下錯誤消息之前運行Timing Ana...
發表于 04-08 09:13 ? 56次 閱讀
時序分析中的錯誤時鐘包裝器

MAX31851返回值一直是0

RT   返回值一直是0,是怎么回事?它的時序和18b20一樣,但是就是不好使...
發表于 03-24 23:58 ? 53次 閱讀
MAX31851返回值一直是0

如何對我的設計做出準確的時間報告

是否有可能只測量我自己的設計,沒有輸入和輸出延遲。 我的意思是我可以將延遲設置為0或 在沒有端口的情況下實現我的設計? 換...
發表于 03-19 10:15 ? 87次 閱讀
如何對我的設計做出準確的時間報告

FPGA設計的十個常見概念你知道多少?

同步時序邏輯電路的特點:電路中所有的觸發器都是與同一個時鐘或者該時鐘的衍生時鐘驅動,而且當時鐘脈沖到....
的頭像 汽車玩家 發表于 01-30 17:24 ? 976次 閱讀
FPGA設計的十個常見概念你知道多少?

FPGA時序約束基本理論之時序路徑和時序模型

典型的時序路徑有4類,如下圖所示,這4類路徑可分為片間路徑(標記①和標記③)和片內路徑(標記②和標記....
的頭像 汽車玩家 發表于 01-27 10:37 ? 403次 閱讀
FPGA時序約束基本理論之時序路徑和時序模型

【發燒友研習社】史上最牛最全FPGA工程師的技能進階必備資料(2200+份,共100G+)

本文由 發燒友研習社 服務號自主原創,版權所有侵權必究。 什么是FPGA? 也許您曾經有所耳聞,但您是否深入地去了解過...
發表于 12-26 12:02 ? 1825次 閱讀
【發燒友研習社】史上最牛最全FPGA工程師的技能進階必備資料(2200+份,共100G+)

FPGA的內部結構與組成分析

FPGA利用小型查找表(16×1RAM)來實現組合邏輯,每個查找表連接到一個D觸發器的輸入端,觸發器....
的頭像 電子硬件DIY視頻 發表于 12-26 07:10 ? 492次 觀看
FPGA的內部結構與組成分析

課程4:Verilog語法基礎

Verilog HDL是一種硬件描述語言,用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模....
的頭像 電子硬件DIY視頻 發表于 12-23 07:08 ? 777次 觀看
課程4:Verilog語法基礎

時序約束的四大步驟的具體介紹

FPGA中的時序問題是一個比較重要的問題,時序違例,尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬....
的頭像 電子硬件DIY視頻 發表于 12-23 07:02 ? 674次 觀看
時序約束的四大步驟的具體介紹

時序約束的步驟分析

FPGA中的時序問題是一個比較重要的問題,時序違例,尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬....
的頭像 電子硬件DIY視頻 發表于 12-23 07:01 ? 376次 觀看
時序約束的步驟分析

八路時序輸出閃光狀態變化快慢的燈飾電路

如圖所示的電路為一能根據音頻信號的強弱控制八路時序輸出閃光狀態變化快慢的燈飾電路。
的頭像 電子魔法師 發表于 12-22 10:15 ? 1289次 閱讀
八路時序輸出閃光狀態變化快慢的燈飾電路

電源時序器作用_購買電源時序器注意事項

電源時序器是用于控制用電設備的開啟/關閉的時序器,是各類音響工程、電視廣播系統、電腦網絡系統及其它電....
的頭像 電子魔法師 發表于 12-20 09:00 ? 1943次 閱讀
電源時序器作用_購買電源時序器注意事項

時序約束步驟:生成時鐘約束

差分時鐘是將數據從源傳送到目的地有兩種常用的電氣方法。一種方法使用“單端”發信號概念,它在發射機和接....
的頭像 電子硬件DIY視頻 發表于 12-20 07:10 ? 451次 觀看
時序約束步驟:生成時鐘約束

時序約束步驟:系統同步與源同步

針對普通時鐘系統存在著限制時鐘頻率的弊端,人們設計了一種新的時序系統,稱之為源同步時序系統。它最大的....
的頭像 電子硬件DIY視頻 發表于 12-20 07:09 ? 540次 觀看
時序約束步驟:系統同步與源同步

時序約束:不需要檢查的路徑

時序表示動態規模或過程的時間演化。它們用于識別、建模和預測在離散時間間隔內采樣的數據中的模式和行為。....
的頭像 電子硬件DIY視頻 發表于 12-20 07:08 ? 328次 觀看
時序約束:不需要檢查的路徑

時序約束:輸入演示概念

約束有很多,并且總是有先后的,先約束哪些,再約束哪些,都有講究。按工程需要,定義好步驟,這樣就能一步....
的頭像 電子硬件DIY視頻 發表于 12-20 07:07 ? 328次 觀看
時序約束:輸入演示概念

FPGA視頻教程:時序分析基礎

時序電路,是由最基本的邏輯門電路加上反饋邏輯回路(輸出到輸入)或器件組合而成的電路,與組合電路最本質....
的頭像 電子硬件DIY視頻 發表于 12-13 07:07 ? 532次 觀看
FPGA視頻教程:時序分析基礎

數字設計FPGA應用:時序邏輯電路FPGA的實現

本課程以目前流行的Xilinx 7系列FPGA的開發為主線,全面講解FPGA的原理及電路設計、Ver....
的頭像 電子硬件DIY視頻 發表于 12-05 07:08 ? 531次 觀看
數字設計FPGA應用:時序邏輯電路FPGA的實現

數字設計FPGA應用:74x163回顧

本課程以目前流行的Xilinx 7系列FPGA的開發為主線,全面講解FPGA的原理及電路設計、Ver....
的頭像 電子硬件DIY視頻 發表于 12-05 07:07 ? 675次 觀看
數字設計FPGA應用:74x163回顧

數字設計FPGA應用:數據類型及變量、常量

本課程以目前流行的Xilinx 7系列FPGA的開發為主線,全面講解FPGA的原理及電路設計、Ver....
的頭像 電子硬件DIY視頻 發表于 12-03 07:10 ? 457次 觀看
數字設計FPGA應用:數據類型及變量、常量

數字設計FPGA應用:阻塞與非阻塞

本課程以目前流行的Xilinx 7系列FPGA的開發為主線,全面講解FPGA的原理及電路設計、Ver....
的頭像 電子硬件DIY視頻 發表于 12-03 07:06 ? 338次 觀看
數字設計FPGA應用:阻塞與非阻塞

數字設計FPGA應用:編譯軟件的安裝與使用

本課程以目前流行的Xilinx 7系列FPGA的開發為主線,全面講解FPGA的原理及電路設計、Ver....
的頭像 電子硬件DIY視頻 發表于 12-03 07:05 ? 540次 觀看
數字設計FPGA應用:編譯軟件的安裝與使用

FPGA之FPGA時序原理

FPGA的工作頻率由FPGA芯片以及設計決定,可以通過修改設計或者更換更快的芯片來達到某些苛刻的要求....
的頭像 電子硬件DIY視頻 發表于 12-02 07:07 ? 442次 觀看
FPGA之FPGA時序原理

時序邏輯:FPGA/ASIC電路結構

FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個概念,內部包括可配置邏輯....
的頭像 電子硬件DIY視頻 發表于 12-02 07:05 ? 308次 觀看
時序邏輯:FPGA/ASIC電路結構

電源時序器作用_電源時序器使用方法

電源時序器能夠按照由前級設備到后級設備逐個順序啟動電源,關閉供電電源時則由后級到前級的順序關閉各類用....
的頭像 電子魔法師 發表于 11-27 10:41 ? 3314次 閱讀
電源時序器作用_電源時序器使用方法

靜態時序分析:如何編寫有效地時序約束(三)

靜態時序分析中的“靜態”一詞,暗示了這種時序分析是一種與輸入激勵無關的方式進行的,并且其目的是通過遍....
的頭像 電子硬件DIY視頻 發表于 11-22 07:11 ? 636次 觀看
靜態時序分析:如何編寫有效地時序約束(三)

altera時序分析基礎項目講解

時序分析的主要對象是:在REG2中,時鐘信號CLK經過路徑③的有效沿,與從REG1寄存器輸出的數據經....
的頭像 電子硬件DIY視頻 發表于 11-22 07:10 ? 562次 觀看
altera時序分析基礎項目講解

靜態時序分析:如何編寫有效地時序約束(二)

靜態時序或稱靜態時序驗證,是電子工程中,對數字電路的時序進行計算、預計的工作流程,該流程不需要通過輸....
的頭像 電子硬件DIY視頻 發表于 11-22 07:09 ? 529次 觀看
靜態時序分析:如何編寫有效地時序約束(二)

altera時序約束與分析

  時序分析的主要對象是:在REG2中,時鐘信號CLK經過路徑③的有效沿,與從REG1寄存器輸出的數....
的頭像 電子硬件DIY視頻 發表于 11-22 07:08 ? 432次 觀看
altera時序約束與分析

靜態時序分析:如何編寫有效地時序約束(一)

靜態時序分析是一種驗證方法,其基本前提是同步邏輯設計(異步邏輯設計需要制定時鐘相對關系和最大路徑延時....
的頭像 電子硬件DIY視頻 發表于 11-22 07:07 ? 880次 觀看
靜態時序分析:如何編寫有效地時序約束(一)

如何使用TimeQuest,操作步驟介紹

TimeQuest時序約束是作用在門級網表上的,因此在進行時序約束前應該首先編譯一邊工程,之后進行時....
的頭像 電子硬件DIY視頻 發表于 11-15 07:05 ? 720次 觀看
如何使用TimeQuest,操作步驟介紹

時序基礎分析

時序分析是以分析時間序列的發展過程、方向和趨勢,預測將來時域可能達到的目標的方法。此方法運用概率統計....
的頭像 電子硬件DIY視頻 發表于 11-15 07:02 ? 626次 觀看
時序基礎分析

FPGA時序約束分析余量

FPGA在與外部器件打交道時,端口如果為輸入則與input delay約束相關,如果最為輸出則out....
發表于 11-10 10:06 ? 532次 閱讀
FPGA時序約束分析余量

FPGA程序時序錯誤對工程的影響

本課程前期是基礎理論的講解,后期是結合經驗和項目實踐提煉的主要內容,圍繞抗干擾和工程實現進行原理闡述....
的頭像 電子硬件DIY視頻 發表于 11-08 07:02 ? 465次 觀看
FPGA程序時序錯誤對工程的影響

淺析靜態功耗和靜態時序分析

STA貫穿設計過程的各個階段,從RTL邏輯綜合到布局、時鐘樹綜合、布線和反標,直到tape_out。....
發表于 11-02 10:59 ? 380次 閱讀
淺析靜態功耗和靜態時序分析

一文詳解時序的基本概念

建立時間(Tsu)是指在時鐘上升沿到來之前數據必須保持穩定的時間,保持時間(Th)是指在時鐘上升沿到....
的頭像 陳翠 發表于 10-13 16:52 ? 1558次 閱讀
一文詳解時序的基本概念

采用MCU設計TWS耳機充電盒方案

本方案采用GD32E230系列MCU設計的無線充電控制板可用于TWS耳機盒子的充放電管理和系統控制,....
的頭像 丫丫119 發表于 10-07 10:32 ? 4439次 閱讀
采用MCU設計TWS耳機充電盒方案

正點原子FPGA之SDRAM:SDRAM操作時序(2)

正點原子FPGA開發板配套視頻
的頭像 電子硬件DIY視頻 發表于 09-05 06:09 ? 761次 觀看
正點原子FPGA之SDRAM:SDRAM操作時序(2)

51單片機總線時序的詳細資料說明

計算機系統是以微處理器為核心的,各器件要與微處理器相連,且必須協調工作,所以在微處理機中引入了總線的....
發表于 08-19 17:31 ? 93次 閱讀
51單片機總線時序的詳細資料說明

干貨 | 正確的時序很關鍵,這個小眾方案很可靠

許多模擬電路需要一種時鐘信號,或者要求能在一定時間后執行某項任務。
的頭像 貿澤電子設計圈 發表于 08-07 17:04 ? 1507次 閱讀
干貨 | 正確的時序很關鍵,這個小眾方案很可靠

淺析單片機通信時序

所謂“時序”從字面意義上來理解,一是“時間問題”,二是“順序問題”。
的頭像 玩轉單片機 發表于 08-03 11:13 ? 1789次 閱讀
淺析單片機通信時序

利用靜態時序分析工具解決帶寬不足問題

為提高帶寬,很多類型的 Memory 都采用了 Double Data Rate(DDR)inter....
的頭像 集成電路應用雜志 發表于 08-03 10:36 ? 1686次 閱讀
利用靜態時序分析工具解決帶寬不足問題

Vivado 中時效的處理

UltraFAST設計方法培訓將幫助您時序收斂階段實現“Sign-off” 質量XDC約束。另外,還....
的頭像 賽靈思 發表于 08-01 11:07 ? 848次 閱讀
Vivado 中時效的處理

51單片機的總線時序詳細資料講解

計算機系統是以微處理器為核心的,各器件要與微處理器相連,且必須協調工作,所以在微處理機中引入了總線的....
發表于 07-29 17:36 ? 87次 閱讀
51單片機的總線時序詳細資料講解

51單片機的指令時序詳細資料說明

MCS-51單片機的指令時序時序是用定時單位來描述的,MCS-51的時序單位有四個,它們分別是節拍、....
發表于 07-19 17:38 ? 102次 閱讀
51單片機的指令時序詳細資料說明

FPGA上電加載時序介紹

大多數FPGA芯片是基于 SRAM 的結構的, 而 SRAM 單元中的數據掉電就會丟失,因此系統上電....
的頭像 電子發燒友網 發表于 07-01 17:16 ? 5682次 閱讀
FPGA上電加載時序介紹

總線的操作時序和操作方式詳解

操作時序(timing):各信號有效的先后順序及配合關系
的頭像 FPGA之家 發表于 06-24 16:21 ? 2413次 閱讀
總線的操作時序和操作方式詳解

詳解SPI總線協議與時序圖

SPI,是英語Serial Peripheral Interface的縮寫,顧名思義就是串行外圍設備....
發表于 06-16 10:42 ? 2675次 閱讀
詳解SPI總線協議與時序圖

使用PADS Constraint Manager確保設計的性能要求

使用 PADS Constraint Manager,確保您的設計符合并持續符合時序和性能要求。
的頭像 EE techvideo 發表于 05-17 06:17 ? 1113次 觀看
使用PADS Constraint Manager確保設計的性能要求

設計PCB時需先進行溝通解決問題

PCB 設計是一項嚴肅的工作,要完成它并非易事。當出現串擾、高電流密度、跨越縫隙的走線、發熱、時序要....
的頭像 EE techvideo 發表于 05-13 06:30 ? 1417次 觀看
設計PCB時需先進行溝通解決問題

AXI總線協議的幾種時序介紹

由于ZYNQ架構和常用接口IP核經常出現 AXI協議,賽靈思的協議手冊講解時序比較分散。所以筆者收藏....
發表于 05-12 09:10 ? 2652次 閱讀
AXI總線協議的幾種時序介紹

如何快速讀懂單片機時序圖實例教材說明

對于芯片開發使用來說,時序圖是較為核心也較為重要的一個知識點。在廠家給出的芯片數據手冊中,時序圖也是....
的頭像 單片機精講吳鑒鷹 發表于 05-03 09:01 ? 2000次 閱讀
如何快速讀懂單片機時序圖實例教材說明

產品性能可靠性評估的時序分析方法說明

針對航空航天產品高可靠性、長壽命的特點,通過綜合時序模型對隨機序列自擬合性強與短期預測精度高的優點,....
發表于 03-08 15:58 ? 235次 閱讀
產品性能可靠性評估的時序分析方法說明

時序分析基礎

時鐘的時序特性主要分為抖動(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Di....
的頭像 發燒友學院 發表于 03-08 14:59 ? 1408次 閱讀
時序分析基礎
幸运狮子在线客服
德甲积分榜2019一2020 体彩十一选五第20期 上海天天彩 河北排列五近15期开奖结果 上海时时乐综合走势图 什么网站赚钱 52大庆麻将下载 3d试机号绕胆图彩 腾讯欢乐捕鱼破解版 乐禧白城麻将安卓 北京pk10 网上博彩 腾讯5分彩走势图哪里能看 快乐十二开奖结果辽 黑龙江11选五5 河南麻将怎样玩